VERILOG

VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog基础知识.pdf

2024-11-09 9 VERILOG

Verilog之Johnson计数器源码,所谓Johnson计数器,其实说白了无非就是复杂一点的流水灯实验,不过是加上了按键控制,然后流水灯的方向在按键的控制下进行。

2024-11-22 3 VERILOG

代码是用verilog编写的加法器的源代码,有进位选择,连波进位,还有进位跳跃多种方法描述全加器

2025-02-20 8 VERILOG