VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源

源代码 10,000

VERILOG 热门资料

查看全部 3,161 份 →

PDF文档

verilog编写的alu模块

verilog编写的alu模块...

161 次下载 qb1993225

verilog alu 编写模块

PDF文档

Computer Architecture Handbook on Verilog HDL

Computer Architecture Handbook on Verilog HDL...

51 次下载 www240697738

Architecture Computer Handbook Verilog

PDF文档

DesignWave 2005 8 Verilog Example

DesignWave 2005 8 Verilog Example...

125 次下载 yyyyyyyyyy

DesignWave Verilog Example 2005

PDF文档

uart d的verilog 程序

uart d的verilog 程序，可以实现普通串口功能...

72 次下载 lhc9102

verilog uart 程序

PDF文档

mining source code written in Verilog

mining source code written in Verilog...

166 次下载 asddsd

Verilog written mining source

PDF文档

强调Verilog代码编写规范

强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写...

174 次下载 13160677563

Verilog 代码编写

PDF文档

arm verilog hdl ip core

arm verilog hdl ip core...

179 次下载 wang0123456789

verilog core arm hdl

PDF文档

the verilog model of async_fifo.

the verilog model of async_fifo....

112 次下载 heart520beat

async_fifo verilog model the

VERILOG 源代码

查看全部 10,000 份 →

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]