VERILOG

VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

3,161 份资源
源代码 10,000

VERILOG 热门资料

查看全部 3,161 份 →
PDF文档

一本不错的verilog入门教程,描述详细,讲解清晰。本人正在学习中,希望能和大家一起学习。...

2 次下载
PDF文档

该文档为UART的Verilog代码介绍,是一份不错的参考文档,可以看一看。...

7 次下载
PDF文档

这是一篇学习Verilog的心得体会,会给初学硬件语言的人以很大的帮助,使初学者少走一些误区。...

4 次下载

VERILOG 源代码

查看全部 10,000 份 →