VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源
源代码 10,000

VERILOG 热门资料

查看全部 3,161 份 →
PDF文档

采用Verilog实现参考时钟的非整数分频功能，支持n+0.5分频模式，适用于需要精确控制输出脉宽的场景。基于同步逻辑设计，确保时序稳定可靠，提升系统时钟灵活性与精度。...

1 次下载 zhanglei193
Verilog 分频电路 时序控制 数字逻辑
PDF文档

一套经过验证的FPGA开发代码库，采用Verilog语言编写，适用于数字电路设计与实现，包含多种常用模块和测试案例，便于快速上手与项目应用。...

3 次下载 shjgzh
FPGA Verilog 数字电路 开发模块

VERILOG 源代码

查看全部 10,000 份 →
verilogʵ
verilog
verilog
verilog
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关技术领域： IIC协议 Verilog设计 EEPROM控制 数字电路 Verilog SPI模块 IP核 数字电路设计 分频电路 时序控制 数字逻辑 FPGA