VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源
源代码 10,000

VERILOG 热门资料

查看全部 3,161 份 →
PDF文档

完整的设计资料，可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次...

9 次下载 默默
Verilog 设计
PDF文档

硬件verilog的学习资料 还可以，值得-硬件verilog的学习资料 还可以，值得看看\r\n \r\n...

4 次下载
Verilog 22
PDF文档

丰富的verilog学习资源，最基础，最直接，最简单……智商正常就可以变身高手...

6 次下载 wangshoupeng199
verilog

VERILOG 源代码

查看全部 10,000 份 →
verilogʵ
verilog
verilog
verilog
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关技术领域： Verilog 设计 22 verilog 循环 教程 设计资料 经典 设计验证 UART