VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源
源代码 10,000

VERILOG 热门资料

查看全部 3,161 份 →
PDF文档

华为verilog教程，非常精简的教程，特别适合有VHDL基础想转学verilog的人做参考书，每一章节都恰到好处的把内容讲清楚又没有过多的不相关内容影响查阅速度...

3 次下载
华为 werilog FPGA
PDF文档

8位的串行外设接口，用状态机的方法编写的verilog代码，适合在QUARTUS等平台中使用...

2 次下载
verilog
PDF文档

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。...

6 次下载
verilog 实现

VERILOG 源代码

查看全部 10,000 份 →
verilogʵ
verilog
verilog
verilog
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关技术领域： 华为 werilog FPGA Verilog HDL 教程 Verilog 写作 规范 verilog ldpc 源码 实现