VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源
源代码 6,383

VERILOG 热门资料

查看全部 3,100 份 →
PDF文档

基于IEEE 1364标准的Verilog实现，系统讲解数字系统设计方法与语法结构，结合典型案例深入解析硬件描述语言应用，适合提升数字电路开发能力。...

2 次下载
PDF文档

想要在FPGA上实现高精度时间同步？本资源通过Verilog语言详细解析IEEE1588协议的硬件实现方案，帮助开发者高效解决网络设备时间同步难题。...

1 次下载
PDF文档

      本资料是关于夏宇闻老师优秀的verilog教程课件，其中包括verilog讲稿PPT、verilog课件、verilog例题等。 ...

155 次下载

VERILOG 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]