VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
资源总数
500
VERILOG 热门资料
查看全部 500 份 →用verilog写的电子时钟的程序
用verilog写的电子时钟的程序，这个是用Verilog语言写的电子时钟程序显示在D1602上面很详细请大家多多支持。。还有说明一下用的是Actel的A3PO30板，晶振是48M的。
2024-11-22
6