虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

Verilog良好代码编写风格25条

良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下，增强代码的可读性、可移植性，首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单，以文档的形式记录下来，并要求每位设计人员在代码编写过程中都要严格遵守。...

2023-11-07 6 VERILOG

Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer

2023-05-23 3 VERILOG

基于FPGA的中值滤波Verilog程序

运用Verilog语言来实现在FPGA的中值滤波

2023-06-07 8 VERILOG

基于verilog的数字AGC电路实现

基于verilog的数字AGC电路实现，实现大动范围输入，小动态范围输出。

2022-10-25 1 VERILOG

（2,1,7）卷积码编码、译码Verilog源码

包含（2,1,7）卷积码编码、译码各种模块，使用Verilog hdl语言编写，还有测试文件

2022-11-05 8 VERILOG

完整的经过验证的IIC MASTER（verilog ）

完整的经过验证的IIC MASTER（verilog ），完整的经过验证的IIC MASTER（verilog ）

2022-05-18 1 VERILOG

Verilog HDL那些事儿 -- 建模篇 V5.pdf

让你从另一个角度看待verilog建模，感受FPGA开发的乐趣

2022-06-05 4 VERILOG

基于verilog的PWM带死区输出PWM

单输入信号pwm，实现输出延时可变更的即带死区的PWM

2022-12-31 4 VERILOG