VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源
源代码 6,383

VERILOG 热门资料

查看全部 3,100 份 →
PDF文档

数字钟具有的一切功能均有，整点报时，闹钟，时间调整等等，软件仿真通过，硬件平台测试通过...

2 次下载
PDF文档

　本书从实用的角度介绍了硬件描述语言verilog hdl基础知识，并重点介绍了可以综合成为硬件电路的语法结构、语句与建模方法。以altera公司的产品为例，介绍了cpld／fpga器件的结构、配置方法、下载电路和quartus ⅱ等eda...

3 次下载
PDF文档

39阶FIR滤波器verilog源代码，用乘法器实现，全并行结构，适合用于在有硬件乘法器的FPGA中实现...

3 次下载

VERILOG 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]