VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

实战导向的Verilog硬件描述语言教程，涵盖数字电路设计核心语法与模块化开发技巧，适用于FPGA开发与芯片验证场景，代码可直接用于生产环境的硬件逻辑实现。

2026-03-03 1 VERILOG

经过实际项目验证的Verilog代码合集，涵盖第三章核心逻辑实现，工程师必备的调试与学习工具包。包含完整可运行模块，提升开发效率。

2026-03-05 3 VERILOG

verilog入门知识以及练习题，硬件描述语言是硬件设计人员和电子设计自动化工具之间的界面其主要目的是用来编写设计文件建立电子系统行为级的仿真 模型

2016-10-26 111 VERILOG