虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

I2C总线的verilog语言实现

I2C总线的verilog语言实现，稍经修改即可应用于实际工程

2013-12-24 163 VERILOG

verilog语言实现的数字钟

verilog语言实现的数字钟，各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~

2014-06-21 197 VERILOG

I2C总线Verilog源代码描述

I2C总线Verilog源代码描述，ModelSim仿真

2013-12-25 88 VERILOG

UTOPIA L2接口发送VERILOG代码

UTOPIA L2接口发送VERILOG代码

2016-12-27 23 VERILOG

用verilog编写的bch译码器

用verilog编写的bch译码器，包括测试文件，随机加载了比特流，进行了测试。

2013-12-15 144 VERILOG

使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

2017-04-08 163 VERILOG

实现累加器的verilog源码

实现累加器的verilog源码，广泛应用在通信电路设计中

2013-12-16 190 VERILOG

学习Verilog语言必备资料

学习Verilog语言必备资料，包括语法总结编写Verilog HDL 源代码的标准及设计流程

2017-01-08 46 VERILOG