虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

Verilog的task和function说明语句

如果传给任务的变量值和任务完成后接收结果的变量已定义, 就可以用一条语句启动任务。任务完成以后控制就传回启动过程。如任务内部有定时控制, 则启动的时回可以与控制返回的时间不同

2013-11-01 84 VERILOG

verilog testbench设计技巧和策略

verilog testbench设计技巧和策略

2013-12-24 22 VERILOG

《Verilog HDL程序设计与应用》

《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本...

2013-11-21 70 VERILOG

verilog HDL中wire和reg的区别

fpga

2013-11-06 87 VERILOG

verilog 编写的I2c协议程序

verilog 编写的I2c协议程序，用于cpld读写EEPROM

2013-08-31 63 VERILOG

用Verilog实现8255芯片功能

用Verilog实现8255芯片功能

2013-10-31 183 VERILOG

Verilog HDL高级数字设计

·作者：[美]Michael D.Ciletti出版社：电子工业出版社 内容简介：本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章，涵盖...

2013-06-19 44 VERILOG

基于Verilog的SRAM读写控制

基于Verilog hdl语言的SRAM读写控制

2013-06-07 162 VERILOG