虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

包含UART口的VERILOG源程序

包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。

2015-03-14 184 VERILOG

强调Verilog代码编写规范

强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写

2015-05-12 174 VERILOG

verilog testbench设计技巧和策略

verilog testbench设计技巧和策略

2013-11-01 158 VERILOG

《Verilog HDL程序设计与应用》

《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本...

2013-11-22 80 VERILOG

verilog HDL中wire和reg的区别

fpga

2013-10-11 33 VERILOG

System Verilog中的随机化激励

在SystemVeri log更强调了利用随机化激励函数以提高验证代码的效率和验证可靠性的重要性。本文以VMM库为例，阐述了如何在SystemVeri 1og中使用随机化函数来编写高效率的测试代码，重点介绍了可重验证函数库的使用方法，以帮助...

2013-11-06 83 VERILOG

8位RISC　CPU的VERILOG编程　SOURCECODE

8位RISC　CPU的VERILOG编程　SOURCECODE

2015-01-09 163 VERILOG

一本全面的verilog参考书

一本全面的verilog参考书

2013-12-11 100 VERILOG