VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源
源代码 6,383

VERILOG 热门资料

查看全部 3,100 份 →
PDF文档

自动售货机的verilog源代码编写，在modelsim里面可以实现完成，有具体详细的解释和过程...

3 次下载
PDF文档

夏宇闻的Verilog经典教程，专为硬件设计学习者打造，涵盖基础语法与实战应用，经过多项目验证的高效学习路径。...

3 次下载
PDF文档

系统梳理Verilog基础语法结构，涵盖模块定义、信号赋值与时序控制等核心内容。采用规范化的代码示例，适合快速掌握FPGA开发入门要点。...

3 次下载
PDF文档

基于IEEE 1364标准，系统讲解Verilog基础语法结构，涵盖模块定义、数据类型与逻辑描述，适合FPGA开发入门与进阶学习。...

2 次下载
PDF文档

基于Verilog实现的环形计数器，采用约翰逊计数器结构，适用于数字电路设计与验证，代码简洁高效，可直接用于教学或项目开发。...

2 次下载
PDF文档

难得一见的Verilog串口完整实现，包含ISE14.3工程文件，可直接编译运行。适合快速上手UART通信设计，涵盖时序控制与数据收发逻辑，是嵌入式开发必备参考资料。...

3 次下载
PDF文档

从基础语法到实战案例，循序渐进讲解Verilog开发流程。适合初学者掌握模块设计、时序控制与逻辑实现，提升数字电路编程能力。...

2 次下载

VERILOG 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]