VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

verilog语言实现交通灯，farm road和highway的十字路口，若农场路上检测到车，高速路上交通灯由绿变黄变红，农场路交通灯变绿。农场路上绿灯时间有上限，而高速路上绿灯时间有下限。包含.v文件和测试用.vwf文件

2016-09-28 136 VERILOG

系统梳理Verilog基础语法结构，涵盖模块定义、信号赋值与时序控制等核心内容。采用规范化的代码示例，适合快速掌握FPGA开发入门要点。

2026-01-27 3 VERILOG

基于IEEE 1364标准，系统讲解Verilog基础语法结构，涵盖模块定义、数据类型与逻辑描述，适合FPGA开发入门与进阶学习。

2026-01-27 2 VERILOG

基于Verilog实现的环形计数器，采用约翰逊计数器结构，适用于数字电路设计与验证，代码简洁高效，可直接用于教学或项目开发。

2026-02-13 2 VERILOG

难得一见的Verilog串口完整实现，包含ISE14.3工程文件，可直接编译运行。适合快速上手UART通信设计，涵盖时序控制与数据收发逻辑，是嵌入式开发必备参考资料。

2026-02-14 3 VERILOG

从基础语法到实战案例，循序渐进讲解Verilog开发流程。适合初学者掌握模块设计、时序控制与逻辑实现，提升数字电路编程能力。

2026-02-14 2 VERILOG