VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

专为FPGA开发者设计的VGA驱动方案，基于Verilog实现，适用于单片机与FPGA协同开发场景。提供完整代码结构与时序控制逻辑，是验证显示接口技术的实用工具包。

2026-03-05 3 VERILOG

想快速掌握Verilog设计？这份经典教程涵盖语法、模块化开发与实战案例，适合从零开始的数字电路开发者。

2026-03-05 3 VERILOG

Verilog的信号强度学习 现在在cadence中用NC仿真数字电路的时候，遇到了信号强度的问题，就研究了以下。原来verilog中是可以将多个输出接在一起的，但是要为输出指定信号的强度。

2026-03-13 3 VERILOG

涵盖H.264视频解码全流程的Verilog实现，深入解析标准协议与硬件架构，适合从事视频处理与FPGA开发的技术人员参考与实践。

2026-03-14 3 VERILOG

本书讲述了自20世纪90年代开始在美国和其他先进的工业化国家逐步推广的利用硬件描述语言（Verilog HDL）建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。书中内容从算法和计算的基本概念出发，讲述如何由硬线逻辑电路来实现复杂数...

2026-03-20 1 VERILOG