VEILOG
共 17 篇文章
VEILOG 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 17 篇文章，持续更新中。
dds veilog 程序
基于Veilog实现的DDS程序，采用同步时序设计，支持高精度频率合成，适用于FPGA开发与信号生成学习。
基于FPGA的GPS中频数字接收机
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化
基于MCUFPGA组合的高速数据采集系统的设计.rar
高速数据采集系统在自动控制、电气测量、地质物探、航空航天等工程实践中有着极为广泛的应用。如何对高速的信号进行实时采集、实时存储，保证信号不丢失，以满足工业现场的需要，一直是高速数据采集系统研究的一个重要方向。 传统的高速数据采集系统，利用单片机和硬件FIFO对信号进行采集，但是这种系统控制单一，且不易于升级。现在有许多采用DSP处理器的高速数据采集系统，但是作为系统控制芯片的DSP，使用起来比较复
基于FPGA的GPS中频数字接收机的研究与实现.rar
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化
DES加密算法Verilog实现源代码
用veilog语言实现DES密码算法，运行速度快。
DDR SDRAM的veilog hdl程序
DDR SDRAM的veilog hdl程序，经过验证
效果不错
在FPGA实现的加法器实现的Veilog代码
在FPGA实现的加法器实现的Veilog代码，应用软件为赛林思公司的ISE9.1
射频识别系统的rfid的发送控制模块的ｖｅｉｌｏｇ代码
射频识别系统的rfid的发送控制模块的ｖｅｉｌｏｇ代码
一个小程序
一个小程序，用Veilog HDL编写的，可以用于篮球比赛的倒计时牌，已在max-plusII上仿真通过。
串口操作源代码
串口操作源代码，本代码采用veilog hdl语言编写，并经过本人多次验证。
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错
一个VEILOG HDL程序
一个VEILOG HDL程序，可以直接应用，
veilog 代码 用户可以直接调用
veilog 代码 用户可以直接调用，作为底层模块。同时已经编译成功，可以作为基本单元库。
veilog实现的状态机乘法器.可以参考
veilog实现的状态机乘法器.可以参考
veilog例程书籍
veilog例程书籍，有8255的例程，还有其他的程序
基于FPGA的16点FFT实现VEILOG
基于FPGA的16点FFT实现VEILOG
基于FPGA的GPS中频数字接收机
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化