usb1.1 ip核,使用verilog编写...
usb2.0的IP核,可在QuartusII或MaxPlusII环境下实现编译和生成ip核...
在ISE开发环境中,使用IP核实现USB接口(限于Xilinx芯片哈)...
fpga的usb1.1 ip核,硬件实现...
用VHDL实现的USB IP核,大家可以参考下...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源