实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器,例1是其VHDL描述。由实验图1所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;
2013-12-18
49