这是CAN总线控制器的IP核 这是CAN总线控制器的IP核,源码是由Verilog HDL编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。 2014-01-05 136 UART+IP核
digilent提供的基于vivado的xilinx ip核 digilent提供的基于vivado的xilinx ip核,包含常用的hdmi解码ip等文件 2022-07-26 24 UART+IP核