Timequest
共 19 篇文章
Timequest 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 19 篇文章，持续更新中。
TimeQuest就一定要搞定
TimeQues是altera公司的FPGA时序约束软件。对于高速电路必须使用时序约束。附件中就是最好的教程。
学习timequest很好的资料
学习timequest很好的资料，分享一下。。。
QuartusII_TimeQuest_Basic.ppt
基于quartus的时序分析详细讲解和实际例程
Altera官方时序约束教程PPT
Altera官方Timequest时序约束教程，很全，很详细。。。
TimeQuest-User-Guide(大牛总结)
该文档为TimeQuest-User-Guide(大牛总结)，对FPGA时序约束很有帮助。
FPGA那些事儿--TimeQuest静态时序分析REV7.0
<p>FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。</p><p><br/></p><p>前言</p><p>这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇</p><p>I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出</p><p>解释即可，虽然《Verilog HDL
vivado集成开发环境时序约束介绍
<p>本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。</p><p>1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变就是约束文件，5E软件支持的是UcF（User Constraints file，而 Vivado软件转换到了XDc（Xilinx Design Constraints）。XDC主
TimeQuest就一定要搞定完整版
TimeQuest就一定要搞定完整版,操作记录详细，适合新手入门。
VIVADO集成开发环境时序约束
<p>
<b>本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。</b>
</p>
<p>
<b><b>Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User
Constraints File)，而Vivado软件转换到了XDC(Xilinx
Design Constraints)。XDC主要基于SDC(Synopsys
Des
使用Timequest约束和分析源同步电路
04_使用Timequest约束和分析源同步电路
TimeQuest就一定要搞定完整版
TimeQuest就一定要搞定完整版，学习TimeQuest很好的资料
TimeQuest的实验资料
TimeQuest的实验资料，和前面的PPT配合使用
使用Quartus II Timequest时序分析器约束分析设计
使用Quartus II Timequest时序分析器约束分析设计
TimeQuest就一定要搞定完整版
TimeQuest就一定要搞定完整版，学习TimeQuest很好的资料
使用Timequest约束和分析源同步电路
04_使用Timequest约束和分析源同步电路
传统时序分析器TAN到基于SDC的Timequest时序分析器转换
03_传统时序分析器TAN到基于SDC的Timequest时序分析器转换
使用Quartus II Timequest时序分析器约束分析设计
使用Quartus II Timequest时序分析器约束分析设计
传统时序分析器TAN到基于SDC的Timequest时序分析器转换
03_传统时序分析器TAN到基于SDC的Timequest时序分析器转换
Quartus II 6.0.rar
6.0版的Quartus? II软件包括了由FPGA供应商提供的第一款时序分析工具TimeQuest时序分析仪，为业界标准Synopsys设计约束（SDC）时序格式提供自然、全面的支持。这一最新版本还包括扩展的团队设计功能，能够有效管理高密度设计团队之间的协作。这些改进迎合了当今高密度90nm的设计要求，同时为满足客户对更高密度FPGA的需求以及Altera发展下一代65nm产品系列打下了基础。