概述LPC2101/2102/2103基于一个支持实时仿真的ARM7TDMI-SCPU，并带有8kB和32kB嵌入的高速Flash存储器。128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。这可以使得中断服务程序和DSP算法中重要功能的性能较THUMB模式提高30﹪。对代码规模有严格控制的应用可使用16位THUMB模式将代码规模降低超过30%，而性能的损失却很小。
上传时间： 2013-10-28
上传用户：arnold
NXP Semiconductor designed the LPC2400 microcontrollers around a 16-bit/32-bitARM7TDMI-S CPU core with real-time debug interfaces that include both JTAG andembedded Trace. The LPC2400 microcontrollers have 512 kB of on-chip high-speedFlash memory. This Flash memory includes a special 128-bit wide memory interface andaccelerator architecture that enables the CPU to execute sequential instructions fromFlash memory at the maximum 72 MHz system clock rate. This feature is available onlyon the LPC2000 ARM Microcontroller family of products. The LPC2400 can execute both32-bit ARM and 16-bit THUMB instructions. Support for the two Instruction Sets meansEngineers can choose to optimize their application for either performance or code size atthe sub-routine level. When the core executes instructions in THUMB state it can reducecode size by more than 30 % with only a small loss in performance while executinginstructions in ARM state maximizes core performance.
上传时间： 2013-11-15
上传用户：zouxinwang
Cortex-M3 技术参考手册 Cortex-M3是一个32位的核，在传统的单片机领域中，有一些不同于通用32位CPU应用的要求。谭军举例说，在工控领域，用户要求具有更快的中断速度，Cortex-M3采用了Tail-Chaining中断技术，完全基于硬件进行中断处理，最多可减少12个时钟周期数，在实际应用中可减少70%中断。 单片机的另外一个特点是调试工具非常便宜，不象ARM的仿真器动辄几千上万。针对这个特点，Cortex-M3采用了新型的单线调试(Single Wire)技术，专门拿出一个引脚来做调试，从而节约了大笔的调试工具费用。同时，Cortex-M3中还集成了大部分存储器控制器，这样工程师可以直接在MCU外连接Flash，降低了设计难度和应用障碍。 ARM Cortex-M3处理器结合了多种突破性技术，令芯片供应商提供超低费用的芯片，仅33000门的内核性能可达1.2DMIPS/MHz。该处理器还集成了许多紧耦合系统外设，令系统能满足下一代产品的控制需求。ARM公司希望Cortex-M3核的推出，能帮助单片机厂商实. Cortex的优势应该在于低功耗、低成本、高性能3者(或2者)的结合。 Cortex如果能做到 合理的低功耗(肯定要比Arm7 & Arm9要低，但不大可能比430、PIC、AVR低) ＋ 合理的高性能(10~50MIPS是比较可能出现的范围) ＋ 适当的低成本(1~5$应该不会奇怪)。 简单的低成本不大可能比典型的8位MCU低。对于已经有8位MCU的厂商来说，比如Philips、Atmel、Freescale、Microchip还有ST和Silocon Lab，不大可能用Cortex来打自己的8位MCU。对于没有8位MCU的厂商来说，当然是另外一回事，但他们在国内进行推广的实力在短期内还不够。 对于已经有32位ARM的厂商来说，比如Philips、Atmel、ST，又不大可能用Cortex来打自己的Arm7/9，对他们来说，比较合理的定位把Cortex与Arm7/9错开，即<40MIPS的性能＋低于Arm7的价格，当然功耗也会更低些；当然这样做的结果很可能是，断了16位MCU的后路。 对于仍然在推广16位MCU的厂商来说，比如Freescal、Microchip，处境比较尴尬，因为Cortex基本上可以完全替代16位MCU。 所以，未来的1～2年，来自新厂商的Cortex比较值得期待－包括国内的供应商；对于已有32位ARM的厂商，情况比较有趣；对于16位MCU的厂商，反应比较有意思。 关于编程模式 Cortex－M3处理器采用ARMv7-M架构，它包括所有的16位THUMB指令集和基本的32位THUMB-2指令集架构，Cortex-M3处理器不能执行ARM指令集。 THUMB-2在THUMB指令集架构（ISA）上进行了大量的改进，它与THUMB相比，具有更高的代码密度并提供16/32位指令的更高性能。 关于工作模式 Cortex-M3处理器支持2种工作模式：线程模式和处理模式。在复位时处理器进入“线程模式”，异常返回时也会进入该模式，特权和用户（非特权）模式代码能够在“线程模式”下运行。 出现异常模式时处理器进入“处理模式”，在处理模式下，所有代码都是特权访问的。 关于工作状态 Coretx-M3处理器有2种工作状态。 THUMB状态：这是16位和32位“半字对齐”的THUMB和THUMB-2指令的执行状态。 调试状态：处理器停止并进行调试，进入该状态。
上传时间： 2013-12-04
上传用户：坏坏的华仔
AK100高性能ARM专用仿真器，支持ARM7 / ARM9 / Cortex-M0 / Cortex-M1 / Cortex-M3 / XSCALE 等内核的全系列仿真，包括THUMB模式。后续还会支持ARM10 / ARM11 / Cortex-R4 / Cortex-A8等内核的全系列仿真。
上传时间： 2013-11-18
上传用户：13925096126
AK100高性能ARM专用仿真器，支持ARM7 / ARM9 / Cortex-M0 / Cortex-M1 / Cortex-M3 / XSCALE 等内核的全系列仿真，包括THUMB模式。后续还会支持ARM10 / ARM11 / Cortex-R4 / Cortex-A8等内核的全系列仿真。
上传时间： 2014-12-27
上传用户：butterfly2013
AK100高性能ARM专用仿真器，支持ARM7 / ARM9 / Cortex-M0 / Cortex-M1 / Cortex-M3 / XSCALE 等内核的全系列仿真，包括THUMB模式。后续还会支持ARM10 / ARM11 / Cortex-R4 / Cortex-A8等内核的全系列仿真。
上传时间： 2013-11-04
上传用户：朗朗乾坤
LPC2470是NXP半导体公司针对各种高级通信、高质量图像显示等广泛应用场合而设计的一款具有极高集成度并且以ARM7TDMI-S为内核的微控制器，LPC2470微控制器没有Flash。LPC2470带有实时调试接口，包括JTAG和嵌入式跟踪，可以执行32位ARM指令和16位THUMB指令。
上传时间： 2014-12-27
上传用户：zhf01y
ARM指令集(2) 1．跳转指令 在ARM中有两种方式可以实现程序的跳转：一种是刀‘转指令；另一种是直接向PC寄存器（R15）中写入目标地址值。 通过直接向PC寄存器中写入目标地址值可以实现在46B地址空间中任意跳转，这种跳转指令又称为长跳转。如果在长跳转指令之前使用MOV LR，PC等指令，则可以保存将来返回的地址值，这样就实现了在46B地址空间中的子程序调用。 在ARM版本5及以上的体系中，实现了ARM指令集和THUMB指令集的混合使用。指令使用目标地址值的bit［0］来确定目标程序的类型。bit［0］的值为1时，目标程序为THUMB指令；bit［0］值为0时，目标程序为ARM指令。 在ARM版本5以前的体系中，传送到PC寄存器中的目标地址值的低两位bits［1∶0］被忽略，跳转指令只能在ARM指令集中执行，即程序不能从ARM状态切换到THUMB状态。非T系列ARM版本5体系不含THUMB指令，当程序试图切换到THUMB状态时，将产生未定义指令异常中断。 ARM跳转指令可以从当前指令向前或向后的32MB地址空间跳转。这类跳转指令有以下4种。
上传时间： 2013-11-20
上传用户：妄想演绎师
arm指令集(1) ARM跳转指令可以从当前指令向前或向后的32MB地址空间跳转。这类跳转指令有以下4种。 （1）B 跳4专指令 B〔条件） （地址） B指令属于ARM指令集，是最简单的分支指令。一旦遇到一个B指令，ARM处理器将立即跳转到给定的地址，从那里继续执行。注意：存储在分支指令中的实际值是相对当前R15的值的一个偏移量，而不是一个绝对地址。它的值由汇编器来计算，是24位有符号数，左移两位后有符号扩展为32位，表示的有效偏移位为26位（＋／－ 32 MB）。 （2）BL 带返回的跳转指令 BI，〔条件） （地址） BL指令也属于ARM指令集，是另一个分支指令。就在分支之前，在寄存器R14中装载上R15的内容，因此可以重新装载R14到R15中来返回到这个分支之后的那个指令处执行，它是子例程的一个基本但强力的实现。 （3）BLX 带返回和状态切换的跳转指令 BLX ＜地址＞ BLX指令有两种格式，第1种格式的BLX指令记作BLX（1）。BLX（1）从ARM指令集跳转到指令中指定的目标地址，并将程序状态切换到THUMB状态，该指令同时将PC寄存器的内容复制到LR寄存器中。 BLX（1）指令属于无条件执行的指令。 第2种格式的BLX指令记作BLX（2）。BLX（2）指令从ARM指令集跳转到指令中指定的目标地址，目标地址的指令可以是ARM指令，也可以是THUMB指令。目标地址放在指令中的寄存器＜dest＞中，该地址的bit［0］值为0，目标地址处的指令类型由CPSR中的T位决定。该指令同时将PC寄存器的内容复制到LR寄存器中。 （4）BX 带状态切换的跳转指令 BX（条件） （dest） BX指令跳转到指令中指定的目标地址，目标地址处的指令可以是ARM指令，也可以是THUMB指令。目标地址值为指令的值和0xFl·FFFFFF做“与”操作的结果，目标地址处的指令类型由寄存器决定。
上传时间： 2014-12-27
上传用户：laomv123
ARM处理器的工作模式 ARM处理器状态 ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为THUMB状态，此时处理器执行16位的、半字对齐的THUMB指令。在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且，处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。但ARM微处理器在开始执行代码时，应该处于ARM状态。 ARM处理器状态 进入THUMB状态：当操作数寄存器的状态位（位0）为1时，可以采用执行BX指令的方法，使微处理器从ARM状态切换到THUMB状态。此外，当处理器处于THUMB状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到THUMB状态。 进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令时可以使微处理器从THUMB状态切换到ARM状态。此外，在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。ARM处理器模式 ARM微处理器支持7种运行模式，分别为：用户模式(usr)：ARM处理器正常的程序执行状态。快速中断模式(fiq)：用于高速数据传输或通道处理。外部中断模式(irq)：用于通用的中断处理。管理模式(svc)：操作系统使用的保护模式。数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。系统模式(sys)：运行具有特权的操作系统任务。定义指令中止模式(und)：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。ARM处理器模式 ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的所有6种模式称之为非用户模式，或特权模式；其中除去用户模式和系统模式以外的5种又称为异常模式，常用于处理中断或异常，以及需要访问受保护的系统资源等情况。ARM寄存器 ARM处理器共有37个寄存器。其中包括：31个通用寄存器，包括程序计数器(PC)在内。这些寄存器都是32位寄存器。以及6个32位状态寄存器。 关于寄存器这里就不详细介绍了，有兴趣的人可以上网找找，很多这方面的资料。异常处理 当正常的程序执行流程发生暂时的停止时，称之为异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。当一个异常出现以后，ARM微处理器会执行以下几步操作：进入异常处理的基本步骤：将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。将CPSR复制到相应的SPSR中。根据异常类型，强制设置CPSR的运行模式位。强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。如果异常发生时，处理器处于THUMB状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。 ARM微处理器对异常的响应过程用伪码可以描述为： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；当运行于 ARM 工作状态时If == Reset or FIQ then；当响应 FIQ 异常时，禁止新的 FIQ 异常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：将连接寄存器LR的值减去相应的偏移量后送到PC中。将SPSR复制回CPSR中。若在进入异常处理时设置了中断禁止位，要在此清除。
上传时间： 2013-11-15
上传用户：hanbeidang
