TESTBENCH
共 183 篇文章
TESTBENCH 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 183 篇文章，持续更新中。
用于AES加密的testbench。产生激励
用于AES加密的testbench。产生激励
verilog testbench设计技巧和策略
verilog testbench设计技巧和策略
FIFO的verilog实现
FIFO的verilog实现，内附testbench和文档说明
booth乘法器电路
booth乘法器电路，基四实现，附带有testbench
timing,原程序及testbench,供初学者参考
timing,原程序及testbench,供初学者参考
内含有完整的UART代码
内含有完整的UART代码，包括发送和接受，且有testbench，可以直接仿真调试
我是VHDL的初学者
我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。
希望能和其他初学者一起讨论学习，并得到高手的指点
memory,原程序及testbench,供初学者参考
memory,原程序及testbench,供初学者参考
讲解Verilog 的testbench的书写方法。
讲解Verilog 的testbench的书写方法。
参数化FFT源代码
参数化FFT源代码，点数和位宽可变，内附testbench和说明文档
介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog
介绍Verilog HDL, 内容包括：
– Verilog应用
– Verilog语言的构成元素
– 结构级描述及仿真
– 行为级描述及仿真
– 延时的特点及说明
– 介绍Verilog testbench
• 激励和控制和描述
• 结果的产生及验证
– 任务task及函数function
– 用户定义的基本单元(primitive)
– 可综合的V
Shift Register. VHDL code and its testbench.
Shift Register. VHDL code and its testbench.
一个超前进位加法器（及其testbench) .v文件
一个超前进位加法器（及其testbench)
.v文件
I2C bus HDL source and testbench
I2C bus HDL source and testbench
FIC8120 方案 USB_Testbench
FIC8120 方案 USB_Testbench
这是06年4月刚刚完成的程序
这是06年4月刚刚完成的程序，从opencore.org下载而来。用vhdl语言描写，以及matlab仿真，testbench，以及在xinlinx上的综合。
The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like
usb1.1的verilog源代码。以及其测试仿真文件
usb1.1的verilog源代码。以及其测试仿真文件，现在很难找其测试文件既testbench
Art of Writing TestBenches：极经典的testbench书写入门书籍
Art of Writing TestBenches：极经典的testbench书写入门书籍，能够让初学者在短时间内掌握testbench的书写步骤，对testbench有一个初步的认识，这是一个verilog方面的，没找到verilog就选了开发环境为vhdl
This the famous hardware testbench technowlege word ,whici name is debussy ,it is helpfull for hardw
This the famous hardware testbench technowlege word ,whici name is debussy ,it is helpfull for hardware design
简单的testbench制作方法
简单的testbench制作方法，对初学者有点帮助