源码文件
euclid.dsc 1 euclid.sta euclid.abt euclid.rul euclid1.in euclid2.in euclid3.in euclid4.in euclid5.in
STA 源代码
静态时序分析（STA）是数字电路设计中不可或缺的一环，专注于确保逻辑门之间的信号传输满足时序要求。通过精确计算路径延迟，STA帮助工程师优化性能、降低功耗并提高可靠性，广泛应用于微处理器、FPGA及SoC设计等领域。掌握STA技术不仅能够提升个人技能水平，还能显著增强项目成功率。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 12 / 50 页
源码文件
mult.dsc 1 mult.sta mult.abt mult.rul mult1.in mult2.in mult3.in
源码文件
State Machine - |ctr|stax Name stax.sta4 stax.sta3 stax.sta2 stax.sta1 stax.sta1 0 0 0 0 stax.sta2 0 0 1 1 stax.sta3 0 1 0 …
源码文件
NO DEBUG INFORMATION AVAILABLE! __text_start: __start: 8000 45 0240 ldHX #0x0240 8003 94 tXS 8004…
源码文件
State Machine - |adc|fsm1 Name sta_4 sta_2 0 sta_4 1 State Machine - |adc|sta Name sta.s3 sta.s2 sta.s1 sta.s0 sta.s0 …
源码文件
NO DEBUG INFORMATION AVAILABLE! __text_start: __start: 8000 45 0240 ldHX #0x0240 8003 94 tXS 8004…
源码文件
fib.dsc 1 fib.sta fib.abt fib.rul fib1.in fib2.in fib3.in fib5.in fib7.in
源码文件
palindr.dsc 2 palindr.sta palindr.abt palindr.rul palindr1.in palindr2.in palindr3.in
源码文件
palindr.dsc 2 palindr.sta palindr.abt palindr.rul palindr1.in palindr2.in palindr3.in part.dsc 3 part.sta part.abt part.rul part1…
源码文件
un2bin.dsc 1 un2bin.sta un2bin.abt un2bin.rul un2bin1.in un2bin2.in un2bin3.in