1代码. 2.测试步骤 1> 开发板上电 2> 运行测试程序 3> 运行串口监视软件,波特率115200 4> 用usb电缆连接开发板和PC,若已连接,则拔掉重连 5> 系统显示找到新硬件,安装Tools\usb驱动\D12驱动 6> 运行Tools\UsbD…
SHA-2 热门资料
汇集 SHA-2 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
本会议将介绍MQX RTOS的基本概念,并且安排实践示例项目来指导您完成日程表任务。
优点: 1、每次快速排序将确定二个元素位置 2、每次快速排序将划分三个区间,优化后续平均时间和空间复杂度 缺点:
BS 1363 part 2
2个1000位大整数相乘,采用链表的方式组织乘数和被乘数,相乘得到结果存在链表中,最后累加打印出结果
三篇关于Viterbi FPGA编译码器的优化设计文档: 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
1.软件名称: 图书管理系统Books_Manager V1.2 2.本程序系用java(jbuilder9,jdk1.4,手工jdk1.5)所开发,目前为v1.2版,因学习繁忙仅实现了图书管理等部分功能,其他有待补充。 3.解压:“图书管理系统Books_M…
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立…
Delphi开发驱动的一个例子 1.映射ntoskrnl.exe到内存 2.重定位信息... 3.搜索SSDT基址 4.补丁回去
9.简单Simple语言编译器的实现 1.设计符号表 2.设计词法分析器 3.语法分析与中间代码产生器