SERDES
共 34 篇文章
SERDES 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 34 篇文章，持续更新中。
使用S6_GTP实现OC3接口.
直接应用于生产环境，这份S6 GTP实现OC3接口的设计方案经过多个项目验证，确保稳定可靠。适用于XILINX任意FPGA的SERDES，提供详细的配置和调试指南，助你快速集成并优化性能。
serdes paper
serdes paper especilly for USB 3.0
基于FPGA的公共无线接口规范的实现
3G网络建设中，新型的建网核心思想是利用射频拉远技术，将传统的宏基站的基带处理和射频部分分离，分成基带处理和射频拉远两个设备，在两者之间采用光纤连接，这样有助于简化网络维护，节省空间降低成本，提高组网效率，其中关键技术是接口设计，规范化接口设计有利于不同厂家间产品互通，数字基站和数字直放站都可以模块化。在业界形成了两种规范，OBSAI规范和CPRI规范，相比较而言，CPRI规范更容易实现，本文讨论
高端流量管理中流量整形和标签处理算法的FPGA实现
Internet网络整体性能的提高涉及到传输技术、主机速度、操作系统、交换机和复用器等诸多方面,而路由器性能仍是其中最关键和最重要的因素.通常,高端路由器由网络处理器、交换结构和PHY层三大关键部分组成.为了提高高端路由器性能,缓解互联瓶颈,改善对流量管理有特殊要求时网络处理器的数据处理能力,本系统采用专用的ASIC硬件来完成规定的数据包处理.TMP(Traffic Management Proc
SoftSerDes在大规模FPGA中的应用研究
在高速数字通信领域，数字集成电路应用得到广泛发展。由于FPGA既继承了Asic的大规模，高集成度和高可靠性的优点，又克服了普通Asic设计周期长，投资大，灵活性差的缺点，逐步成为复杂数字硬件电路设计的理想首选。而将SerDes应用在FPGA中可以实现数据大量收发，提高数据的总体流量。与传统的SerDes芯片相比，SoftSerDes有比较高的抗干扰能力，低功率损耗，用FPGA实现更易于对新产品进行
基于FPGA的甚短距离高速并行光传输系统研究
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统
SoftSerDes在大规模FPGA中的应用研究.rar
在高速数字通信领域，数字集成电路应用得到广泛发展。由于FPGA既继承了Asic的大规模，高集成度和高可靠性的优点，又克服了普通Asic设计周期长，投资大，灵活性差的缺点，逐步成为复杂数字硬件电路设计的理想首选。而将SerDes应用在FPGA中可以实现数据大量收发，提高数据的总体流量。与传统的SerDes芯片相比，SoftSerDes有比较高的抗干扰能力，低功率损耗，用FPGA实现更易于对新产品进行
基于FPGA的公共无线接口规范的实现.rar
3G网络建设中，新型的建网核心思想是利用射频拉远技术，将传统的宏基站的基带处理和射频部分分离，分成基带处理和射频拉远两个设备，在两者之间采用光纤连接，这样有助于简化网络维护，节省空间降低成本，提高组网效率，其中关键技术是接口设计，规范化接口设计有利于不同厂家间产品互通，数字基站和数字直放站都可以模块化。在业界形成了两种规范，OBSAI规范和CPRI规范，相比较而言，CPRI规范更容易实现，本文讨论
在FPGA中利用SoftSerDes技术实现信号串并转换的研究.rar
随着通信中数据流量的不断增长，对于通信速率的要求也越来越高。在这种形势下，高速串行数字通信体现出比传统的并行数据传输方式更大的优势。基于SerDes的高速串行通信技术应用广泛，由于采用差分信号传输代替单端信号，从而在信号传输过程中增强了抗噪声、抗干扰能力。同时，由于采用时钟和数据恢复技术代替同时传输数据和时钟，从而解决了限制数据传输速率的信号时钟偏移问题。这样，基于SerDes的高速串行接口突破了
FPGA之间的LVDS传输，采用serdes接口
<p>FPGA之间的LVDS传输，采用serdes接口</p><p><img src="/uploads/pic/12/812/70dbe1ca9ae0b0c1ed192189d3b49812-1.png" alt="FPGA之间的LVDS传输，采用serdes接口" title="FPGA之间的LVDS传输，采用serdes接口"></p>
高速电路设计与仿真分析Cadence
从信号完整性基本理论入手，结合当今方兴未艾的DDRx和高速Serdes系统设计实例，如庖丁解牛般地为读者剖析了高速电路设计与仿真的设计方法和手段。
如何使用 HyperLynx DRC 来查找 SERDES 设计问题
如何使用 HyperLynx DRC 来查找 SERDES 设计问题
应对多样化数字接口测试挑战的解决方案——基于可编程FPGA的测试仪器
现今，电子测试工程师面临着大量多样化的数字接口带来的挑战。军事、航空、通信和汽车电子都同时使用工业标准和定制数字接口。专用特定接口的测试仪器和用于通用数字I/O接口的测试仪器可以支持以上大部分接口。专用测试仪器是非常昂贵的，通用数字I/O接口的测试仪器仅试用部分方案并且需要大量编程/调试工作，最终也会增加成本。然而，基于可编程FPGA的测试仪器可以提供成本合理的解决方案，并可选通用数字I/O接口还
以太网、PCIe和RapidIO的比较
<p>虽然在嵌入式系统中有许多连接元件的方法，但最主要的还是以太网、PCI Express和RapidlO</p><p><br/></p><p>这三种高速串行标准。所有这三种标准都使用相似的串行解串器（SerDes)技术，它们提供的吞吐量和</p><p><br/></p><p>时延性能都要超过宽的并行总线技术。随着这些标准的不断发展，今后的趋势将是采用通用SerDes</p><p><br/></p
MIPI调试总结 For Lattice FPGA
<p>文将简要地介绍基于Lattice FPGA（XO2/XO3/ECP3/ECP5/CrossLink）器件的，MIPI CSI/DSI调试心得。如有不足，请指正。</p><p>第一步、确认硬件设计、接口连接</p><p>1.1、可以使用示波器测量相关器件的MIPI输出信号（可分别在靠近输出端和靠近接收器件接收端测量，进而分析信号传输问题），来确认信号连接是否正常；</p><p>1.2、如信号质
FPGA的SERDES接口设计与实现
<p>基于FPGA的SERDES接口设计与实现 </p>
高速串行Serdes信号的眼图抖动测试
<p style="text-indent:28px">随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。</p><p style="text-indent:28px">新研发单板上高速Serdes信号速率高达2.45G，一些时钟信号上升/下降沿达到400ps左右，必然需要测量Serdes信号的眼图、抖动，在这里
高速串行SERDES以及应用介绍
<p style="text-indent:28px;line-height:150%">SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信
I210原理图参考设计
<p>I210官网参考设计原理图，可实现PCIe转SERDES设计，需要烧写固件</p>
FPGA之间的LVDS传输
FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m