基于FPGA的SDRAM控制器Verilog代码
基于FPGA的SDRAM控制器Verilog代码,开发环境为Quartus6.1,控制SDRAM实现对同一片地址先写后读。
2013-12-20
91