X波段低相噪跳频源的设计
结合直接数字频率合成(DDS)和锁相环(PLL)技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法,同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明,本方案具有相位噪声低、频率控制灵活等优点,满足了实际工程应用。 ...
结合直接数字频率合成(DDS)和锁相环(PLL)技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法,同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明,本方案具有相位噪声低、频率控制灵活等优点,满足了实际工程应用。 ...
In this paper, two types of MMIC voltage controlled oscillators have been successfully demonstrated. The first chip with single tuning diode shows the...
给出了工作在C波段、相对带宽为5%的1-40的大型功分馈电网络的具体实现过程。利用HFSS、DESIGENR等电磁软件进行了仿真设计和硬件实现。测试结果表明在所要求的频段内网络的输入驻波小于1....
基于FPGA的L波段低相噪DDS设计基于FPGA的L波段低相噪DDS设计...
利用负阻原理设计了5.9 GHz介质振荡器(DRO),采用HFSS软件对介质谐振块(DR)进行三维仿真,应用Agilent公司的ADS软件对DRO进行了优化设计和非线性分析,用该方法制作的并联反馈式DRO性能良好,输出功率为10 dBm,相位噪声达到-100 dBc/Hz@10 kHz,-124 d...