在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形
在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能...
RTL设计技术资料
📦 资源总数：45289
💻 源代码：57286
🔥 RTL设计热门资料
查看全部45289个资源 »CAN RTL级设计,详细介绍了符合CAN协议的芯片级设计。
CAN RTL级设计,详细介绍了符合CAN协议的芯片级设计。...
介绍了一种嵌入式以太网接口的设计方案, 采用微控制器SPCE500 A 与以太网控 制芯片RTL 8019A S 进行硬件电路连接, L’nSPTM IDE 上采用嵌入式汇编进行软件设计, 并给
介绍了一种嵌入式以太网接口的设计方案, 采用微控制器SPCE500 A 与以太网控 制芯片RTL 8019A S 进行硬件电路连接, L’nSPTM IDE 上采用嵌入式汇编进行软件设计, 并给 出了有关的硬件框图及程序片断....
多功能车辆总线控制器的FPGA设计与开发.rar
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)...
DDR2控制器IP的设计与FPGA实现.rar
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架...
💻 RTL设计源代码
查看更多 »📂 RTL设计资料分类