搜索:RSR

找到约 3 项符合「RSR」的查询结果

结果 3
https://www.eeworm.com/dl/924695.html 技术资料

一种改进的动态服务路由模型:P-RSR模型

动态服务路由模型是SOA架构中服务虚拟化策略的实际应用。动态服务路由模型主要分为预测型和反应型2类,该文在分析上述2类动态服务路由模型的基础上,提出一种改进的动态服务路由模型,即预测-反应型服务路由模 ...
下载 7
·
查看 5909
https://www.eeworm.com/dl/684/214662.html 软件设计/软件工程

---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no)

---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) - ...
下载 179
·
查看 1186
https://www.eeworm.com/dl/663/320690.html VHDL/FPGA/Verilog

EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步 ...
下载 136
·
查看 1455