源码文件
MEMORY /* MEMORY directive */ { RAM: origin = 07000h length = 06000h ROM: origin = 00100h …
ROM+RAM 源代码
汇集 ROM+RAM 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 32 / 50 页
源码文件
-w -stack 500 -sysstack 500 -lrts55x.lib MEMORY { RAM: origin = 07000h length = 06000h ROM: …
源码文件
MEMORY /* MEMORY directive */ { RAM: origin = 07000h length = 06000h ROM: origin = 00100h …
源码文件
@N: CG364 :"E:\vtest\xilinx\vhdl8051\mc8051\mc8051_rom.v":40:7:40:16|Synthesizing module mc8051_rom @W: CG146 :"E:\vtest\xilinx…
源码文件
//--------------?????---------------------- module addr_decode( addr, rom_sel, ram_sel); output rom_sel, ram_sel; input [12:0] …
源码文件
-e Init MEMORY { PAGE 0: ROM: origin = 1000h, length = 0500h PAGE 1: RAM: origin = 0100h, le…
源码文件
-w -lrts55x.lib MEMORY { RAM: origin = 07000h length = 06000h ROM: origin = 00100h length …
源码文件
MEMORY { ram : ORIGIN = 0x20000000, LENGTH = 0xf000 rom : ORIGIN = 0x00000000, LENGTH = 0xf000 } SECTI…
源码文件
源码文件