虫虫虫开发者社区

上传资源

RISC-V

RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。

资源总数

450

RISC-V 热门资料

查看全部 450 份 →

this a 8-bit risc micro process,Th eM C Ud esignedis c ompatiblew ith PIC16C57 o microchip Technolog

this a 8-bit risc micro process,Th eM C Ud esignedis c ompatiblew ith PIC16C57 o microchip Technology Inc.in the instru...

2014-01-14 60 RISC-V

基于流水线处理的RISC微控制器软核的设计.pdf

资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->硕士毕业论文->基于流水线处理的RISC微控制器软核的设计.pdf

2024-06-17 3 RISC-V

RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。在数据存储器中的0到15的位置放置16个随机数

RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置...

2013-11-29 155 RISC-V

simplescaler(RISC处理器仿真分析程序)设计文档。注：英文文档

simplescaler(RISC处理器仿真分析程序)设计文档。注：英文文档

2013-12-26 173 RISC-V

SimpleScaler（RISC处理器仿真分析程序）指令集相对应的汇编

SimpleScaler（RISC处理器仿真分析程序）指令集相对应的汇编，链接程序源码。由通用GNU binutils改写而得。应在Linux下编译，运行。

2014-01-11 170 RISC-V

这是一个介绍32位RISC处理器软核的设计与验证

这是一个介绍32位RISC处理器软核的设计与验证

2014-01-04 201 RISC-V

可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

2016-08-09 111 RISC-V

一种基于RISC及DSP双内核集成芯片系统的研究.rar

　　本文主要面向工业控制和低端信号处理领域，研究RISC微处理器和DSP双内核集成芯片系统的设计方法。其中作为主处理器的微处理器采用的是ARM简化后的体系结构；而DSP则采用一种简化的基于C54的体系结构。处理器之间的通信由DSP的主机接口...

2023-09-23 3 RISC-V