RISC-DSP 技术资料

难得一见的RISC架构深度解析，涵盖单发射与多发射设计原理及性能对比，适合深入理解指令级并行与处理器优化技术。

基于RISC架构设计，深入解析单发射与多发射执行机制的差异与性能表现。采用指令级并行优化技术，结合流水线结构分析，为处理器设计提供关键参考。

source and benchmark test for the registery parts of a RISC processor

32位RISC CPU ARM芯片的应用和选型

一个嵌入式RISC CPU 的Verilog 设计源码，可综合。内含详细的设计文挡。

介绍目前使用单片机进行移动电源输出控制，电量显示。内有流程图，项目规划。

一个支持精简指令的16位的risc cpu，可综合

这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）

This user鈥檚 manual describes SAMSUNG s SC32442B 16/32-bit RISC microprocessor.