RISC-DSP 技术资料

本文设计了扩展的乘累加单元(DSPMAC)，用于运算速度的提高。基于or1200 乘累加单元，运用RISC技术和并行操作，通过开发32-bit 指令中的保留位，在资源占用增幅较少和一定的功耗及温

RISC processor ARM-7 emulator

RISC CPU的VerilogHDL描述

一个开放的risc，已应用到实际中，可以借鉴的不少，大家

16位RISC CPU的ALU，使用VHDL编写

详细介绍了wd公司开源的risc-v core swe eh1,以及对risc-v做的贡献

RISC处理器设计，非常详细地说明了整个处理器的设计过程

本文主要面向工业控制和低端信号处理领域，研究RISC微处理器和DSP双内核集成芯片系统的设计方法。其中作为主处理器的微处理器采用的是ARM简化后的体系结构；而DSP则采用一种简化的基于C54的体系结构。处理器之间的通信由DSP的主机接口实现。系统的验证和综合主…

Building a RISC System in an FPGA

用verilog编写的risc mcu