RISC+MCU 技术资料

用verilog编写的risc mcu

一款8位RISC MCU的设计.........

通过modelsim软件编写源代码并且仿真实现 精简的CPU设计

这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。

基于Verilog HDL实现的RISC架构源代码，经过多个项目验证，可直接用于教学或实际开发，涵盖指令集设计与核心模块实现，适合深入理解精简指令集原理。

RISC（reduced instruction setcomputer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器。改源码是vhdl语言，能在FPGA上跑。

Verilog-RISC CPU 代码 实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。 北航

本文设计了扩展的乘累加单元(DSPMAC)，用于运算速度的提高。基于or1200 乘累加单元，运用RISC技术和并行操作，通过开发32-bit 指令中的保留位，在资源占用增幅较少和一定的功耗及温

适用于嵌入式开发的高效MCU通信方案，支持多种协议栈实现，经过多个工业项目验证，可直接用于生产环境的稳定代码模块。

RISC processor ARM-7 emulator