使用Verilog编写的同步FIFO
使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。...
R-V技术资料
📦 资源总数：1927
💻 源代码：608124
🔥 R-V热门资料
查看全部1927个资源 »PFGA的驱动 可直接使用
PFGA的驱动 可直接使用 希望对大家有帮助\r\n...
国外新书：高级FPGA设计电子版
啥也不说了，国外出的新书：高级FPGA设计。各位，有钱的就下，没钱的挣够了下。 \r\n把\"镇山之宝\"贡献出来了。\r\n...
介绍FPGA的设计quartue 2，还有INDESIGN和XILINUX公司的软件
介绍FPGA的设计quartue 2设计软件。其中还有INDESIGN 和XILINUX 公司的软件\r\n...
cpld方面的学习书籍
cpld方面的学习书籍\r\n希望对大家又帮助...
💻 R-V源代码
查看更多 »📂 R-V资料分类