FPGA的串行通信UART控制器
基于FPGA的串行通信UART控制器,采用VHDL语言编写,包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程,然后将文档中的各个模块程序添加进去,即可运行仿真。源程序已经过本人的仿真验证。...
基于FPGA的串行通信UART控制器,采用VHDL语言编写,包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程,然后将文档中的各个模块程序添加进去,即可运行仿真。源程序已经过本人的仿真验证。...
波特率发生器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。\r\n...
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。\r\n...
JTAG CPLD实现源代码,比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢,特别是调试bootloader的时候,简直难以忍受。最近没什么事情,于是补习了几天vhdl,用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15,晶振20兆,t...
Allegro 是一套功能强大,但相对的也\r\n是一套相当复杂的系统...