cpld系统 EWB Quartus2编译 电子综合设计试验箱程序
cpld系统 EWB Quartus2编译 电子综合设计试验箱程序...
cpld系统 EWB Quartus2编译 电子综合设计试验箱程序...
一个关于quartus2 6.0的破解软件...
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2...
一个基于quartus2的等精度频率计的设计,主要采用的verilogHDL语言...
quartus2编译环境 最新的cpld开发环境...
整型数据转换为二进制数据的实验。全部都是整个文件夹上传的。可以用QUARTUS2直接运行的。...
抢答器。可以直接用QUARTUS2运行,解压无需密码。以前我们做实验的时候用的这个...
Quartus2实现的四位进制并行加法器 用VHDL语言实现...
采用Quartus2编写的电子秒表电路 实现计时、暂停等功能...
采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1:当按下启动计时按钮时,实验箱上的8个数码管数码1~8以4Hz的频率,从0到9反复不停计数,8个数码管同一时刻显示同一个数字。当按...