Pulse+Counting 源代码

汇集 Pulse+Counting 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。

收录资源 500 份全站深度检索

共匹配 500 份工程资源 · 第 20 / 50 页

源码文件

源码文件

源码文件

源码文件

// J:\ISE\WATCH_SC\STMACH_V.v // Verilog created by Xilinx's StateCAD 5.1i // Wed Dec 04 09:42:10 2002 // This Verilog co…

源码文件

// J:\ISE\WATCH_SC\STMACH_V.v // Verilog created by Xilinx's StateCAD 5.1i // Wed Dec 04 09:42:10 2002 // This Verilog co…

源码文件

module statmach(CLK,RESET,STRTSTOP,CLKEN,RST); input CLK; input RESET; input STRTSTOP; output CLKEN; output RST; reg CLKEN; reg …

源码文件

module statmach(CLK,RESET,STRTSTOP,CLKEN,RST); input CLK; input RESET; input STRTSTOP; output CLKEN; output RST; reg CLKEN; reg …

源码文件

源码文件

// sweetie1.c -- a counting loop #include int main(void) { const int NUMBER = 22; int count = 1; …

源码文件

// sweetie2.c -- a counting loop using for #include int main(void) { const int NUMBER = 22; int count; for (c…