搜索结果

PLL电路

专辑类-可编程逻辑器件相关专辑-96册-1.77G PLL电路-3.8M.zip

锁相环PLL原理与应用教程，讲的通俗易懂

PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）

基于FPGA和PLL的函数信号发生器时钟部分的实现

XS128之锁相环PLL

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...

Altera可重配置PLL使用手册0414-3。

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。 ...

Altera可重配置PLL使用手册0414-3。