搜索结果
找到约 88 项符合
PCIe 的查询结果
按分类筛选
模拟电子 PCIe Trusted Configuration Spa
TCS ECN Background & Key TermsTrust Issues with PCIe PlatformsTCS ECN DetailsTrusted Config Space and TCS TransactionsTrusted Config Access Mech (TCAM)Standard vs Trusted Config AccessNew Capability StructuresTCS Support in Root Ports, Switches, & BridgesTCS “Does not…” ListExample Trusted Comput ...
单片机编程 PCIe体系结构导读
该PDF讲解了PCIE的基本体系结构，对新入门者有帮助
教程资料 采用低成本FPGA实现高效的低功耗PCIe接口
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口
了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！
...
通信网络 力科PCIE 3.0系列文章之一——PCIE 3.0的发射机物理层测试
PCIE 3.0相对于它的前一代PCIE 2.0的最主要的一个区别是速率由5GT/s提升到了8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0中使用了8B/10B编码，即将每8位有效数据编码为10位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。而速率提升的目的是为了更快的传输数 ...
可编程逻辑 采用低成本FPGA实现高效的低功耗PCIe接口
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口
了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！
...
测试测量 力科PCIE 3.0系列文章之二——PCIE 3.0的动态均衡测试挑战
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
接口技术 pcie_cn (pcie基本概念及其工作原理介绍)
pcie基本概念及其工作原理介绍：PCI Express®（或称PCIe®），是一项高性能、高带宽，此标准由互连外围设备专业组（PCI-SIG）制
订，用于替代PCI、PCI Extended (PCI-X)等基于总线的通讯体系架构以及图形加速端口（AGP）。
转向PCIe主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标，同时还要降低制造成 ...
系统设计方案 PCIe jitter analysis method
PCIe jitter analysis method
系统设计方案 jitter defination of PCIe, and it s analysis theory
jitter defination of PCIe, and it s analysis theory
VHDL/FPGA/Verilog 基于SIIGX的PCIe的Kit
基于SIIGX的PCIe的Kit，包含硬件原理图，pcb图，驱动，和示例代码