PCB设计约束

2013-10-10 190 PCB设计约束

xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能

2015-12-31 160 PCB设计约束

DFP无约束情况下的，0.618和一维搜索模块没有写界面，可是核心已经实现，要实现界面该不难。

2014-01-11 119 PCB设计约束

ALLEGRO 约束规则设置步骤（以DDR 为例）,同样为pdf格式方便大家下载使用

2013-09-03 62 PCB设计约束

2013-06-28 157 PCB设计约束

基于DDR设计实战，详细解析Allegro约束规则配置流程，涵盖信号完整性与布线规范，适用于高速PCB设计工程师快速上手。

2026-03-06 2 PCB设计约束

主要是通过图文详解，介绍ALLERGO中约束管理器的一些约束方法。个人认为比较适合初学者，跟着一步一步去做，如果是高手，建议不用浪费资源

2022-09-04 3 PCB设计约束

2022-09-18 1 PCB设计约束

PCB设计约束 热门资料