这是一个关于晶震的一个verilog 源代码,希望对新手有用
这是一个关于晶震的一个verilog 源代码,希望对新手有用...
这是一个关于晶震的一个verilog 源代码,希望对新手有用...
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核,对学习arm和FPGA开发有帮助。...
这是我写的一个关于fpga verilog的程序希望有对初学着有帮助...
多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码...
fpga-jpeg-verilog在fpga平台使用verilog语言进行jpeg算法实现...
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,...
verilog HDL 编写的PWM,是初学CPLD者入门Z资源,epm7128stc100-10...
dds设计,花了一个星期做的,verilog写的,可生成多种波形,频率范围可上M,性能不错。...
用Verilog实现基于FPGA的通用分频器...
verilog 编写的I2c协议程序,用于cpld读写EEPROM...