The correct answer for each test bank question is highlighted in bold. Test bank questions are based on the end-of-chapter questions. If a student studies the end-of-chapter questions (which are linked to the italicized words in each chapter), then they will be successful on the test bank questions.
上传时间： 2014-12-31
上传用户：旗鱼旗鱼
用VC++做的学生信息管理系统
标签： my-project-VC 信息系统
上传时间： 2013-10-17
上传用户：baby25825
Altium Designer 10是由Altium公司推出的一款开发软件，Altium Designer 10综合了电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。 Altium Designer10 为您带来了一个全新的管理元 Altium Designer release 10器件的方法。其中包括新的用途系统、修改管理、新的生命周期和审批制度、实时供应链管理等更多的新功能! Altium Designer 10安装流程： 安装完后复制 AD10.Crack 文件夹下文件到安装目录。 1.运行AD10KeyGen，点击“打开模板”，加载license.ini，如想修改注册名，只需修改：TransactorName=Your Name，其中Your Name用你自己的名字替换，其它参数在单机版的情况下无需修改； 2.点击“生成协议”，保存生成的alf文件(文件名任意，如“jack ”)，并将其放到你的安装目录下； 3.将patch.exe放到你的安装目录下，运行patch，对安装目录下的dxp.exe文件补丁，注意运行破解时软件没有运行； 4.启动DXP，运行菜单DXP->My Account，点击Add Standalone License file，加载前面生成的license（.alf）文件后即能正常使用了。 资源是.bin格式的镜像文件，到网上下一个UltraISO打开后另存为iso或isz格式，用DAEMON Tools Lite虚拟光驱打开就能安装了。(或者安装一个快压打开) 安装提醒： 安装时有两个路径选择，第一个是安装主程序的；第二个是放置设计样例、元器件库文件、模板文件的，共3.3GB。如果你的C盘留的不够大，建议将3GB多的东西和主程序安装在一块儿。 安装完成后界面可能是英文的，如果想调出中文界面，则可以：DXP-->Preferences-->System-->General-->Localization--选中Use localized resources，保存设置后重新启动程序就有中文菜单了。 Altium Designer 10破解方法： 安装包里已经带有破解文件了，但没有AD10KeyGen这个文件，所以要把注册名改成自己的名字不方便。 1.运行AD10KeyGen，点击“打开模板”，加载license.ini，如想修改注册名，只需修改： TransactorName=Your Name 其中Your Name用你自己的名字替换，其它参数在单机版的情况下无需修改； 2.点击“生成协议”，保存生成的alf文件(文件名任意，如“jack ”)，并将其放到你的安装目录下； 3.将patch.exe放到你的安装目录下，运行patch，对安装目录下的dxp.exe文件补丁，注意运行破解时软件没有运行； 4.启动DXP，运行菜单DXP->My Account，点击Add Standalone License file，加载前面生成的license（.alf）文件后即能正常使用了。 注意： 1.局域网内用同一license不再提示冲突 2.仅供学习研究使用，勿用于非法用途。 相关资料：altium designer 10 破解教程
上传时间： 2013-11-10
上传用户：叶立炫95
AI :Auto-Insertion 自动插件 AQL :acceptable quality level 允收水准 ATE :automatic test equipment 自动测试 ATM :atmosphere 气压 BGA :ball grid array 球形矩阵
上传时间： 2013-11-20
上传用户：haoxiyizhong
随着科学技术的不断发展，人们的生活水平的不断提高，通信技术的不断扩延，计算机已经涉及到各个不同的行业，成为人们生活、工作、学习、娱乐不可缺少的工具。而计算机主板作为计算机中非常重要的核心部件，其品质的好坏直接影响计算机整体品质的高低。因此在生产主板的过程中每一步都是要严格把关的，不能有丝毫的懈怠，这样才能使其品质得到保证。 基于此，本文主要介绍电脑主板的SMT生产工艺流程和F/T(Function Test)功能测试步骤（F/T测试步骤以惠普H310机种为例）。让大家了解一下完整的计算机主板是如何制成的，都要经过哪些工序以及如何检测产品质量的。 本文首先简单介绍了PCB板的发展历史，分类，功能及发展趋势，SMT及SMT产品制造系统，然后重点介绍了SMT生产工艺流程和F/T测试步骤。
上传时间： 2013-11-02
上传用户：c12228
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-23
上传用户：shen_dafa
针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上传时间： 2013-11-19
上传用户：neu_liyan
为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相（QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上，进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中，测试结果表明，调制电路能正确选相，解调电路输出数据与QDPSK调制输入数据完全一致，达到了预期的设计要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
上传时间： 2013-10-28
上传用户：jyycc
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上传时间： 2013-11-02
上传用户：18862121743
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上传时间： 2013-11-17
上传用户：cjf0304
