IP核生成器生成 ip 后有两个文件对我们比较有用
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则 asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fif...
MR-V技术资料
📦 资源总数：890
🔥 MR-V热门资料
查看全部890个资源 »空时正交编码源程序
空时正交编码源程序，参考文献： V.Tarokh,H. Jafarkhani,and A. R. Calderbank "Space-Time Codes from ％Orthogonal Designs",IEEE Trans. Inform. Theory VOL. 45,NO. 5,JULY...
unVSS1.0.0.1去除VC6.0工程中的VSS代码
unVSS1.0.0.1去除VC6.0工程中的VSS代码，使工程脱离V...
delphi写的大小写转换程序
delphi写的大小写转换程序，源于当初做一个项目改造时，需要做大量的转换工作，于是随手写了一个小程序来减轻工作量，这样，就可以Ctrl+X Ctrl+V 了 程序经过重新测试，运行时图标在右下任务栏 http://hanfi.blog.163.com...
关于simu1: 在simlink运行之前的初始化过程中
关于simu1: 在simlink运行之前的初始化过程中，完成了信道时延和幅度的估计，多径合成权系数估计 多径合成采用可选EG/MR/MMSE合成 信道可选白噪声信道AWGN和IEEE80.215.3a UWB标准信道模型(CM1-CM4)但为了简化， 这里采用了IEEE80.215.3a给...
💻 MR-V源代码
查看更多 »📂 MR-V资料分类