MODELsim
共 804 篇文章
MODELsim 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 804 篇文章，持续更新中。
运动估计算法的FPGA仿真与实现研究
随着通信技术和计算机技术的发展，多媒体的应用与服务越来越广泛，视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法，因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂，由于对视频编码的实时性要求，因此运动估计模块一般都采用硬件来设计。 本
基于FPGA的智能控制器设计及测试方法研究
通过模糊自整定PID 控制器的设计，本文提出了一种基于VHDL 描述、DSP Builder 和Modelsim 混合仿真、FPGA实现的智能控制器设计及测试新方法。首先，通过MATLAB 仿真，得出
用FPGA实现MPEG-2数字图像传输流语义分析和协议解析功能
本文首先分析数字图像压缩技术的实际应用情况，相关的DVB技术标准和测试标准ETR290，进而提出了一个可适用于实际工作环境的语义分析模型框架；并在FPGA开发环境ISE中按照这个语义分析模型框架构造了一个具体的VHDL模型；同时利用工具软件Synplify和modelsim完成软件功能和时序仿真；然后设计相应的硬件测试平台来验证模块功能。针对数字图像技术实际应用环境的特点，本文提出了一种构建在嵌入
用FPGA开发32位浮点处理器DSP32C
该文详细叙述了利用可编程逻辑器件Virtex Ⅱ(Xilinx的FPGA)完成东软数字医疗公司MRI事业部谱仪系统中32位浮点数字信号处理器DSP32C的研究与开发.文中给出的虽然是专用于谱仪控制系统中信号处理器的设计的实现过程,但整体的设计思想和设计方法却具有通用性.设计从指令的功能入手,采用部分译码的方法来实现各条指令所发出的控制信号.整个设计采用自顶向下的设计方法,用VHDL语言对设计实体的
数字多媒体芯片设计及其FPGA实现
该文对电子设计自动化(EDA)进行了深入的研究,其中包括EDA工程、EDA工程的实现载体可编程逻辑器件(FPGA/CPLD)、EDA及片上系统(SOC)设计方法学等等.同时,多媒体技术的发展对人类文明的进步具有强大的推动力,多媒体芯片在当前的电子系统中有着非常重要的作用和影响.正是鉴于此,为了实现EDA工程的设计方法和理念,也是为了能够体现它的强大功能和发展趋势,作为实际的开发项目,我们自行设计了
（2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上
IC卡AES协处理器的FPGA设计
随着我国“金卡工程”的实施，IC卡已渗透到我们生活的各个方面，IC卡作为信息传输、存储和交换的中间媒介，对信息的安全起着举足轻重的作用，因此，它所提供的安全保护手段必须足以保证信息的安全。但现在的IC卡多用DES或T-DES对信息进行加密和解密，这种加密算法早己被攻破。2002年美国公布了新的加密标准—高级加密标准(AES)，并多用于通信和网络，用高级加密标准保证IC卡的信息安全势在必行，针对IC
UWB中Viterbi译码器的FPGA设计与实现
超宽带(UwB)是一种采用ns级脉冲信号宽度、占用GHz级信号频谱、发送功率极低、适用于短距离的无线通信技术.以高分辨率、高截获率、信息含量大和能探测隐蔽目标等优点而成为无线通信领域研究和开发的一个热点.由于超宽带信号发射功率低、信息含量大,容易受到各种干扰,因此降低数据传输的误码率,提高通信的抗干扰能力是一个关键问题,通常采用信道编码来提高通信系统信息传输的可靠性.UWB系统采用IEEE 802
Turbo码译码算法研究及其FPGA实现
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目
JPEG2000中算术编码的FPGA实现
JPEG2000是联合图像专家组于2000年12月制定的新一代静止图像压缩标准.相对于JPEG标准,熵编码部分采用了基于上下文的自适应二进制算术编码,其压缩性能要优于JPEG.本文研究了算术编码的原理,完成了JPEG2000中算术编码的C语言实现,以及电路设计并在FPGA上进行了验证. 首先,本文研究了算术编码的基本原理.分析了JPEG2000中的算术编码算法的关键技术,主要包括自适应概率估计,有
0rNgxP4e
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE-FPGA design of the whole process: Modelsim> >
IC卡AES协处理器的FPGA设计
随着我国“金卡工程”的实施，IC卡已渗透到我们生活的各个方面，IC卡作为信息传输、存储和交换的中间媒介，对信息的安全起着举足轻重的作用，因此，它所提供的安全保护手段必须足以保证信息的安全。但现在的IC卡多用DES或T-DES对信息进行加密和解密，这种加密算法早己被攻破。2002年美国公布了新的加密标准—高级加密标准(AES)，并多用于通信和网络，用高级加密标准保证IC卡的信息安全势在必行，针对IC
图象压缩系统中熵编解码器的FPGA设计及实现
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵
维特比译码的FPGA实现
卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在ModelSim和Quartus Ⅱ软件环境下进行编译和仿真。在论文中介绍了Viterbi译码器的各模块的各种算法，
基于FPGA的高速高阶FIR滤波器设计
随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在
基于FPGA的自动增益控制视频放大器设计
采用自动增益控制(AGC)技术实现的宽频带放大器在雷达系统及其他相关电子领域有着广泛的应用。 本文详细讨论了基于FPGA和可编程增益放大器(PGA)实现的自动增益控制宽带视频放大器的设计及实现方法。首先给出了自动增益控制宽带放大器取样反馈、数字控制部分的多种实现方案，并根据实际应用情况及性能指标要求进行了方案论证。接着，分别介绍了模拟通道部分、数字取样模块、FPGA逻辑控制模块及数模转换模块
超宽带脉冲与MB-OFDM物理层的FPGA实现
现代通信系统对带宽和数据速率的要求越来越高，超宽带(ultra-wideband，UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点，成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析：一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲，即Hermite正交脉冲，并且分析了这种构建
FPGA入门教程
本书内容包括
1. 数字电路设计入门
2. FPGA简介
3. FPGA 开发流程
4．RTL设计
5．QuartusⅡ设计实例
6. ModelSim和 Testbench
ModelSim SE 仿真 Altera 库的一些问题
<p>ModelSim SE 仿真 Altera 库的一些问题 </p><p>1. modelsim 怎么调用 altera 的库仿真啊？(megafunctions) 以前有个帖子说把 quartus 安装目录下的 sim 文件夹里面的文件编译进 modelsi m 里面就可以了，可是 sim 文件夹里面我要的那个函数不是.v 文件啊，还有他 里面的一些.vhd 文件怎么编译错误啊？
基于Virtex-ⅡPro系列FPGA的SAR实时成像处理器中FFT的硬件实现.rar
合成孔径雷达(SAR)利用合成孔径原理和脉冲压缩技术，突破了天线孔径对方位向分辨率的限制，实现了对远距离目标进行二维高分辨率成像，在军事和民用领域都取得了广泛的应用。 快速傅立业变换(FFT)是雷达成像算法的核心，而雷达信号处理要求大动态范围和高精度使得其运算多用浮点格式完成。因此，如何快速有效的完成长点数浮点FFT便直接决定了SAR实时成像处理器的性能。常用的数据处理方案是采用高速DSP芯片实现