MHZ
共 1,850 篇文章
MHZ 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1850 篇文章，持续更新中。
Sd_cnfg.vsd
Sd_cnfg.vsd
Introduction
Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in
DRAM performance. They synchronously burst data at clock speeds pres
Sd_sig.vsd
Sd_sig.vsd
Introduction
Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in
DRAM performance. They synchronously burst data at clock speeds prese
at89c2051-24pu
Features
• Compatible with MCS®-51Products
• 2K Bytes of Reprogrammable Flash Memory
– Endurance: 1,000 Write/Erase Cycles
• 2.7V to 6V Operating Range
• Fully Static Operation: 0 Hz to 24 MHz
•
lc压控
采用LC器件设计并制作电压控制振荡器：
（1）振荡器输出为正弦波，波形无明显失真。
（2）输出频率范围：15-25MHz。
（3）输出频率稳定度：优于0.001。
（4）可实现频率步进，步进间隔为1MHz±500kHz。
ATMEGA32中文资料
产品特性
• 高性能、低功耗的 8 位AVR® 微处理器
• 先进的RISC 结构
– 131 条指令 – 大多数指令执行时间为单个时钟周期
– 32个8 位通用工作寄存器
– 全静态工作
– 工作于16 MHz 时性能高达16 MIPS
– 只需两个时钟周期的硬件乘法器
• 非易失性程序和数据存储器
– 32K 字节的系统内可编程Flash
擦写寿命: 10,000 次
–
差分放大器LMH6515的应用
LMH6515是400MHz信号通道应用方面最好的全差分放大器，其内阻为200Ω，绝对增益与负荷有关，然而增益阶数总是1dB。LMH6515输出级属于A类放大器。在运行时，它具有极好的失真和线性特性。因此，在高线性要求下，LMH6515是电压放大和ADC驱动的最佳选择
YHFT-DX高性能DSP指令控制流水线设计与优化
·摘要： YHFT-DX是国防科技大学设计的一款高性能定点DSP.论文设计并实现了YHFT-DX指令控制流水线,提出了在YHFT-DX超长指令字结构中跨取指包边界派发和指令预取的方法,有效提升了流水线的性能.对指令流水线进行了高频结构优化,将派发部件的关键路径延时压缩40%,满足了600MHz频率的设计目标.
汽车防撞系统
2005年上海市高校学生嵌入式系统创新设计竞赛获奖作品，论文摘要：该文从无线通信测距原理出发，阐述了嵌入式汽车防撞系统的总体设计，以及如何利用义统MCU芯片和骏亿DMCU芯片的通信控制及信号处理能力，将义统27MHz无线通信模块的有效通信距离作为最小安全距离测定，通过对接收方信号误码率的统计来估测两车间的距离。该文提出了具有创新性的通信应用理念，利用通信误码率来估计通信双方之间的距离是否在最小安全
基于ETUSBICE的展馆多国语言导游系统
2005年上海市高校学生嵌入式系统创新设计竞赛获奖作品，论文摘要：本文介绍了一种基于无线定位的展馆多国语言导游装置。以ET44M210为核心，采用了27MHz无线传输技术和抗干扰技术。系统由发射设备和手持式接收组成，其中主要包括27MHz无线通讯模块、OLED显示模块、语音模块和存储模块。
自制25MHz频率计数器.pdf
资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->单片机类毕业设计->单片机毕业论文设计范文->频率计数器的设计论文->自制25MHz频率计数器.pdf
嵌入式16位DSP核的设计方法
·摘要： 从编译的角度对嵌入式DSP核提出了设计方法,并用此方法设计了16位定点DSP核.该DSP核具有16位的数据位宽和24位的指令位宽,所有的指令都是在5级流水线中完成的.最后实现在0.35μ m CMOS标准单元库支持下,工作频率可以达到80MHz以上.
GSM制手持式移动电话机通用规范
本标准规定了900MHz /1800MHz TDMA数字蜂窝移动网手持式移动电话机设备技术要求、测试方法及质量评定规则。
本标准适用于
arm9的bootloader
arm9的bootloader,适合通用2410x平台 vivi.pal(20051228)支持tv输出和vga输出，vclk为26.25mhz vivi(20060330)支持vga输出和tv输出，vclk为25mhz 以上两个vivi均编译自vivi-br-release(20051228).tar.gz 在两个不同vivi间切换的方法是在源文件“/include/platform/smdk2
高性能通用H．264／AVC变换编码的硬件结构设计
·摘 要:为了在硬件设计时保证实时编解码的前提下尽量提高硬件使用率，减少芯片面积，提出了一种可以处理H.264/AVC中所有变换的通用变换编码结构．通过将这几种变换算法化简，并且研究它们之间的相似性，本设计将处理单个变换的结构合并成一个通用变换编码结构．仿真和综合后的结果表明，与其他设计相比，该结构有更小的硬件复杂度，并且在50MHz的频率下就可以达到实时编解码HD1080i（1920×1088@
485通讯规则
通讯规则:
1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/
2:通讯连接采用硬件MAX485,双向单工
3:每个上行/下行的数据包的字节个数都是一样的(通讯数据量)
4:每个上行/下行的数据包都采用CRC8校验
基于HART的智能现场实时控制通信系统
· 摘要： 本文完成了基于HART的智能现场实时控制通信系统的设计.在硬件方面,本系统由四大模块组成:键盘输入模块、通信模块、DSP和显示模块.其中,数字信号处理器是该硬件系统的主要部分.它由TMS320C54作CPU.外接信号输入的通信模块,键盘输入模块、显示模块以及FLASH20MHz晶振及其它辅助电源设备.在软件方面,用TMS320C54汇编语言编制了相应的程序.&nb
DSP内嵌PLL中的CMOS压控环形振荡器设计
·摘要： 介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器.电路采用四级延迟单元来获得相位相差90.的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式.基于SMIC 0.35μm CMOS工艺模型的仿真结果表明,电路可实现2MHz至90MHz的频率调节范围,在中心频率附近具有很高的调节线性度,且总功耗仅为3.5mW.
基于DSP和DDS技术的EAS扫频信号源设计
·摘要： 介绍了一种基于DSP和DDS的高精度扫频信号源的软硬件实现方案.利用DSP芯片TMS320F2812控制DDS芯片AD9834,可以产生EAS系统需要的7.7～8.7MHz频率范围内周期变化的高分辨率、转换速度快、输出频谱纯的扫频信号.文中主要介绍了TMS320F2812最小系统、AD9834与DSP的硬件接口设计、整个系统的软件编程.
基于AD2S83的角位移测量模块设计
· 摘要： 提出了一种基于旋转变压器一数字转换器AD2S83的角位移测量模块的设计原理及实现方法.该模块以旋转变压器作角位移传感器,利用AD2S83对旋转变压器输出的正余弦信号进行解算,主控单元则采用了,TI公司生产的DSPTMS320LF2407A,时钟频率40MHz,可以实现对角位移信号的实时测量.
用于专用DSP处理器的高速低功耗的IEEE_32位浮点加法器
· 摘要： 本文我们描述了一个符合IEEE 754单精度浮点标准的加法器.这个浮点加法器的设计基于TSMC 2.5V 0.25μm CMOS工艺.它将用于200MHz的专用DSP处理器.为了在高速运算的同时降低功耗,本文在采用了并行运算提高速度的同时,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗.另外,在电路设计中大量使用传输管逻辑,提高速度并降低整个电路的面