L0正则化

L0正则化技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数
500

L0正则化 热门资料

查看全部 500 份 →

FPGA/CPLD设计指导准则。如基本设计原则，设计思想，基本操作技巧，常用模块。有意识地利用这些原则方法指导工作学习，可以取得事倍功半的效果。

2013-08-26 172 L0正则化

按照时间控制原则，利用并行接口和定时器，采用时间中断方式设计一套十字路口的交通灯管理系统，通行时间（或禁止时间）30秒，准备时间3秒，在准备时间里黄灯闪烁3次，闪烁频率为0.5秒，周而复始。可利用8255、8253、8259等接口电路。

2013-12-15 167 L0正则化