源码文件
LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; entity lock is port( clk:in std_logic; …
KEYIN 源代码
KEYIN技术专注于键盘输入接口设计，是现代电子设备中不可或缺的一部分。它广泛应用于计算机、嵌入式系统及各类智能终端，确保了高效准确的数据输入。通过深入学习KEYIN相关资源，工程师可以掌握从基础电路设计到高级编程技巧的全方位知识，提升个人技能的同时，也为创新项目开发打下坚实基础…
收录资源 245 份
全站深度检索
共匹配 245 份工程资源
· 第 8 / 25 页
源码文件
|lock clk => ledr~reg0.CLK clk => lockflag.CLK clk => key[7].CLK clk => key[6].CLK clk => key[5].CLK clk => key[4].CLK clk …
源码文件
-- Copyright (C) 1991-2005 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other so…
源码文件
-- Copyright (C) 1991-2005 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other so…
源码文件
# Copyright (C) 1991-2005 Altera Corporation # Your use of Altera Corporation's design tools, logic functions # and other softw…
源码文件
Timing Analyzer report for lock Wed Jan 09 14:57:52 2008 Version 5.0 Build 148 04/26/2005 SJ Web Edition ------------------…
源码文件
/* WARNING: Do NOT edit the input and output ports in this file in a text editor if you plan to continue editing the block that …
源码文件
#include typedef unsigned char uchar; typedef unsigned int uint; #define keyin (P1IN & 0x0f) /***********************…
源码文件
module skey(keyin,clk,keyout); input keyin,clk; output keyout; reg keyout; reg [4:0]keyreg; always @(posedge clk) begin ke…
源码文件
/* BASS simple synth Copyright (c) 2001-2008 Un4seen Developments Ltd. */ #include #include #include #include #inc…